Учебно-научный центр Mentor Graphics - МИЭТ

Система моделирования и среда верификации цифровых систем



Система моделирования и среда верификации цифровых систем. Он характеризуется высокой производительностью и расширенными возможностями отладки. Использование архитектуры единого моделирующего ядра (SKS - Single Kernel Simulator) и оптимизированной компиляции (Native Compiled) позволяет успешно моделировать и отлаживать проекты, основанные на смешанном языковом описании (VHDL, Verilog, SystemC и др.). Предоставляя удобный графический интерфейс, расширенную поддержку языковых стандартов, интегрированные средства отладки, возможности эффективной оптимизации процессов компиляции и моделирования, поддержку 32- и 64-разрядных ОС, расширенные возможности адаптации к среде пользователя, ModelSim является одним из самых восстребованных в мире HDL-симуляторов.

    Возможности
  • Встроенный С-отладчик
  • Высокая производительность компиляции и моделирования на RTL и вентильном уровне с возможностью оптимизации
  • Интерфейс с MATLAB и SimuLink
  • Поддержка языков VHDL, Verilog, VHDL/Verilog, C/C++, Verilog 2001, SystemC, System Verilog, PSL Assertions
  • Встроенный анализатор производительности (Performance Analyzer) и полноты покрытия кода (Code Coverage)
  • Встроенный компаратор временных диаграмм (Waveform Compare)
  • Интерактивные окна просмотра содержимого памяти и потока данных/управления
  • Поддержка языка Tcl/Tk с возможностью сохранения сценариев моделирования