Учебно-научный центр Mentor Graphics - МИЭТ

I/O Designer

Система интеграции маршрутов проектирования FPGA и PCB

Обеспечивает интеграцию маршрутов проектирования FPGA и PCB, в том числе двухсторонний обмен и управление файлами проекта, что позволяет вести разработку FPGA и PCB одновременно. Предназначена для оптимизации производительности проектируемой системы, повышение продуктивности труда инженера и сокращение затрат на изготовление.

Устраняет барьеры между подразделениями, занятыми разработкой FPGA и PCB.

Возможности:

  • обеспечивает интерфейс между проектированием FPGA и печатной платы;
  • обеспечивает графическую среду описания и просмотра интерфейса;
  • интегрирует процесс HDL- и физического проектирования FPGA и создание принципиальной схемы с использованием символов компонентов;
  • существенно повышает эффективность и продуктивность инженерного труда;
  • гарантирует синхронизацию данных между этапами HDL-проектирования, физического проектирования FPGA и проектирования схемы и топологии печатной платы;
  • исключает, трудоемкую и подверженную ошибкам, ручную работу путем автоматизации процесса передачи данных между различными уровнями проектирования и автоматической генерации символов FPGA;
  • упрощает переход на старшие серии FPGA без повторного изготовления печатной платы;
  • автоматически обнаруживает изменения в HDL-описании, размещении и трассировке FPGA и схеме печатной платы;
  • поддерживает своппинг пинов и обратную аннотацию;
  • включает полные библиотеки компонентов Xilinx, Altera и Actel.